西安电子科技大学学报

2019, v.46(04) 182-189

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

三维集成电路中内存的经时击穿分析与检测
Analysis and detection of TDDB degradation for DRAM in 3D-ICs

贾鼎成;王磊磊;高薇;

摘要(Abstract):

三维多处理器内存堆叠系统能够显著提升系统性能,但伴随而来的热密度以及散热成为影响电路可靠性的关键问题。为了研究并检测三维集成电路结构中内存的经时击穿效应,笔者采用了一种SPICE物理模型,基于蒙特卡罗仿真的方法,对栅极击穿漏电流造成的电路影响进行了分析。同时根据内存中灵敏放大器的特点,笔者提出了基于45nm工艺节点的经时击穿检测电路,适用于大规模存储电路集成;并对检测电路在偏置温度不稳定性影响下的工作情况加以分析。实验仿真结果表明,相比字线驱动电路,灵敏放大器更易受到经时击穿的影响。提出的检测电路可以实现对经时击穿的预警功能并完全覆盖灵敏放大器中由击穿诱发的激活出错问题,且对偏置温度不稳定性效应有良好的鲁棒性。

关键词(KeyWords): 可靠性;经时击穿;三维集成电路;动态随机存取存储器;检测

Abstract:

Keywords:

基金项目(Foundation): 国家自然科学基金(61401276)

作者(Author): 贾鼎成;王磊磊;高薇;

Email:

参考文献(References):

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享